ترجمه مقاله جمع كننده كامل 1 بيتي زير آستانه اي در فناوري تراشه هاى نيمه هادى

عنوان انگليسي مقاله: 1-Bit Sub Threshold Full Adders in 65nm CMOS Technology
عنوان فارسي مقاله: جمع كننده كامل 1 بيتي زير آستانه اي در فناوري تراشه هاى نيمه هادى اكسيد فلزى تكميلى65 نانومتري.
دسته: برق و الكترونيك
فرمت فايل ترجمه شده: WORD (قابل ويرايش)
تعداد صفحات فايل ترجمه شده: 13
جهت دانلود رايگان نسخه انگليسي اين مقاله اينجا كليك نماييد
ترجمه ي سليس و روان مقاله آماده ي خريد مي باشد.
_______________________________________
چكيده ترجمه:
در اين مقاله، جمع كننده كامل (FA) نويني ارائه مي‌گردد كه براي عملكرد با توانهاي بسيار پايين بهينه سازي شده است. مدار مذكور، بر پايه گيتهاي XOR اصلاح شده‌اي طراحي گشته كه با هدف كمينه سازي مصرف توان در ناحيه زيرآستانه‌اي عمل مي كنند. نتايج شبيه سازي شده با مدلهاي استاندارد CMOS 65 نانومتر انجام شده است. نتايج شبيه سازي، يك بهبود 5 تا 20 درصدي را در بازه فركانسي 1Khz تا 20MHz و ولتاژهاي تغذيه زير 0.3V نشان ميدهد.
1-مقدمه:
تغيير مقياس ولتاژ تغذيه  يكي از موثرترين راهها در كاهش مصرف توان مدارهاي ديجيتال است.كارايي اين روش بعلتوجود رابطه درجه دوم ميان مصرف توان ديناميك و ولتاژ تغذيه مي باشد. اما در اين روش، عملكرد مدار به خاطر رابطه معكوس تاخير مدار با سطح جريان كاهش مي يابد. به همين علت، ولتاژ آستانه را در فرايندهاي زيرميكروني عميق براي رفع اين مشكل كاهش مي دهند. كاهش ولتاژ آستانه، منجر به افزايش نمايي جريان زيرآستانه  مي‌گردد كه امكان استفاده از اين ناحيه (زيرآستانه) را در مدارهاي منطقي ارزيابي  - با كران نويز قابل قبول مي دهد. بدون اعمال روشهاي خاص، عملكرد زيرآستانه اي سبب كاهش سرعت پاسخگويي (به سبب كاهش جريان) مي شود. جريان مورد ارزيابي در اين حالت، جرياني است كه در ولتاژ گيت سورس كوچكتر يا مساوي ولتاژ آستانه و ولتاژ تغذيه نزديك به ولتاژ آستانه رخ مي دهد.

جهت دانلود محصول اينجا كليك نماييد